

RECEIVED 0 5 MAR 2004

WIPO

電話番号 03-3581-1101 内線 3556

PCT

国際予備審查報告

PCT

(法第12条、法施行規則第56条) [PCT36条及びPCT規則70]

出願人又は代理人 の魯類記号	今後の手続きについては、国際予備審査報告の送付通知(様式PCT/ IPEA/416)を参照すること。				
国際出願番号 PCT/JP03/13931	国際出願日 (日.月.年) 3 (). 10. 03	優先日 (日.月.年)	31. 10. 02	
国際特許分類 (IPC) Int Cl' H03K 19/0185					
出願人(氏名又は名称) 日本電気株式会社					
国際予備審査機関が作成したこの国際予備審査報告を法施行規則第57条 (PCT36条) の規定に従い送付する。 この国際予備審査報告は、この表紙を含めて全部で 3 ページからなる。 図 この国際予備審査報告には、附属書類、つまり補正されて、この報告の基礎とされた及び/又はこの国際予備審査機関に対してした訂正を含む明細書、請求の範囲及び/又は図面も添付されている。 (PCT規則70.16及びPCT実施細則第607号参照)					
(PCT規則70.16及びPCT実施細則第607号参照) この附属替類は、全部で 15 ページである。 3. この国際予備審査報告は、次の内容を含む。 I 図 国際予備審査報告の基礎 II					
国際予備審査の請求書を受理した日 30.10.2003		国際予備審査報告を	作成した日 . 02. 200	H	
名称及びあて先 日本国特許庁 (IPEA/JP) 郵便番号100-8915	i .	特許庁審査官(権限 彦田 克文		5 X 9 1 8 2	

東京都千代田区骰が関三丁目4番3号



国際出願番号 PCT/JP03/13931

I. 国際予備審査報告の基礎					
1., この国際予備審査報告は下記の出願審類に基づいて作成された。(法第6条(PCT14条)の規定に基づく命令に 応答するために提出された差し替え用紙は、この報告書において「出願時」とし、本報告書には添付しない。 PCT規則70.16,70.17)					
出願時の国際出願書類					
X 明細書 第 1,5-38 ペー 明細書 第 2-4 ペー	ジ、・ 国際予備審査の請求書と共に提出されたもの				
X 請求の範囲 第 3,6-8,19-47,52-55,61-63,65,66 項、 請求の範囲 第 項、 請求の範囲 第 1,2,5,10-17,48-50,56-60 項、	出願時に提出されたもの PCT19条の規定に基づき補正されたもの 国際予備審査の請求書と共に提出されたもの09.02.2004 付の書簡と共に提出されたもの				
図面 第	ジ /図、 出願時に提出されたもの ジ/図、 国際予備審査の請求書と共に提出されたもの ジ/図、 付の書簡と共に提出されたもの				
明細書の配列表の部分 第 ペー パー 明細書の配列表の部分 第 ペー パー 明細書の配列表の部分 第 ペー パー	ジ、国際予備審査の請求書と共に提出されたもの				
2. 上記の出願書類の言語は、下記に示す場合を除くは	むか、この国際出願の言語である。				
上記の書類は、下記の言語である	語である。				
■ 国際調査のために提出されたPCT規則23.1(b)にいう翻訳文の言語 ■ PCT規則48.3(b)にいう国際公開の言語 ■ 国際予備審査のために提出されたPCT規則55.2または55.3にいう翻訳文の言語					
3. この国際出願は、ヌクレオチド又はアミノ酸配列を	· 含んでおり、次の配列表に基づき国際予備審査報告を行った。				
□ この国際出願に含まれる書面による配列表 , □ この国際出願と共に提出された磁気ディスクによる配列表 □ 出願後に、この国際予備審査(または調査)機関に提出された啓面による配列表 □ 出願後に、この国際予備審査(または調査)機関に提出された磁気ディスクによる配列表 □ 出願後に提出した書面による配列表が出願時における国際出願の開示の範囲を超える事項を含まない旨の陳述書の提出があった □ 書面による配列表に記載した配列と磁気ディスクによる配列表に記録した配列が同一である旨の陳述書の提出があった。					
4. 補正により、下記の啓類が削除された。 明細啓 第 ペー 区 請求の範囲 第 4,9,18,51,64 項 図面 図面の第	ジ ページ/図				
5. この国際予備審査報告は、補充欄に示したように、補正が出願時における開示の範囲を越えてされたものと認められるので、その補正がされなかったものとして作成した。(PCT規則70.2(c) この補正を含む差し替え用紙は上記1.における判断の際に考慮しなければならず、本報告に添付する。)					
	-				

新規性、進歩性又は産業上の利用可能性についての法第12条 (PCT35条(2)) に定める見解、それを裏付ける 文献及び説明 1. 見解 新規性(N) 請求の範囲 1 - 66有 請求の範囲 進歩性(IS) 請求の範囲 1 - 66有 請求の範囲 産業上の利用可能性 (IA) 請求の範囲 有 請求の範囲

2. 文献及び説明 (PCT規則70.7)

文献1:JP 10-84274 A (松下電器産業株式会社) 1998.03.31 (ファミリーなし)

文献2:JP 2001-68991 A (日本電気アイシーマイコンシステム株式会社) 2001.03.16 (ファミリーなし)

文献3: JP 11-239051 A (日本電気株式会社) 1999. 08. 31 & US 6094083 A

文献4:JP 2000-349618 A (松下電子工業株式会社) 2000.12.15 (ファミリーなし)

文献5: JP 11-205140 A (三菱電機株式会社) 1999. 07. 30 & US 6091351 A

文献6: JP 11-195975 A (株式会社日立製作所) 1999.07.21 & US 6249145 B1

文献7:JP 11-261401 A (シャープ株式会社) 1999.09.24 & US 6002290 A

文献8: JP 9-74348 A (セイコラエプソン株式会社) 1997.03.18 (ファミリーなし)

文献9:JP 2000-124792 A (新日本無線株式会社) 2000.04.28 (ファミリーなし)

文献10: JP 7-264047 A (富士通株式会社) 1995.10.13 (ファミリーなし)

請求項1-66に係る発明は、上記のいずれの文献にも記載されておらず、当業者にとって自明なものでもない。

この場合、第2の電源と GND 電源間に導通パスができるため、貫通電流が流れるという問題がある。

また、第1の電源がオンして、入力信号が保持状態に反転している場合には、 電源レベルが所定のレベルに上がり、レベル変換出力が切り換わるまで、貫通電 流が流れるという問題がある。

さらに、追加したn-MOS はレベル変換回路のp-MOS クロスカップルラッチの状態保持機能を補強する役割を果たす。このため、レベル変換遅延が増加し、特に、第1の電源と第2の電源の電位差が大きくなった場合には、レベル変換動作マージンが無くなり、レベル変換動作ができなくなる。すなわち、入力信号が変化しても所望する出力が変化できなくなるという問題点もある。

本発明の目的は第1の電源を制御しても貫通電流の発生を抑制可能でレベル変換動作時の遅延増加も抑制可能な機能を有したレベル変換回路を提供することにある。

発明の開示

本発明のレベル変換回路の発明は、レベル変換コア回路のレベル変換出力に前記第2の電源が供給されるプルアップおよび/またはプルダウン回路と、レベル変換コア回路の GND 電源端子(接地電源端子)と、GND 電源(接地電源)との間に前記第1の電源の制御に応じて制御信号を生成する第3の論理回路により制御されるスイッチ回路とを有し、前記第3の論理回路は、前記プルアップおよび/またはプルダウン回路と、前記スイッチ回路とを制御する制御信号を出力するレベル変換回路の一群の発明である。本発明は、レベル変換コア回路の電源端子と第2の電源との間に第1の電源の制御に応じて制御信号を生成する第3の論理回路により制御されるスイッチ回路を配置し、前記レベル変換コア回路の出力に前記第3の論理回路により制御されるプルアップおよび/またはプルダウン回路を設け、前記第3の論理回路は、前記プルアップおよび/またはプルダウン回路を設け、前記第3の論理回路は、前記プルアップおよび/またはプルダウン回路と、前記レベル変換コア回路とを制御する制御信号を出力することもできる。

前記レベル変換コア回路は、2以上のp-MOS からなるp-MOS クロスカップルラッチと、2以上のp-MOS からなる差動p-MOS とからなり、前記p-MOS は、

前記第2の電源端子にソース端子が、ゲート端子に各ドレイン端子であるレベル変換出力が接続され、前記n-MOS は、クロスカップルラッチと前記 GND 電源端子とに各ソース端子が、前記レベル変換出力に前記各ドレイン端子が、レベル変換入力に各ゲート端子が、各々接続されたことが好ましい。

また本発明は、レベル変換コア回路のレベル変換出力に前記第2の電源が供給 されるプルアップおよび/またはプルダウン回路と、レベル変換コア回路の電源 端子と第2の電源の間に配置され第1の電源の制御に応じて制御信号を生成する 第3の論理回路により制御されるスイッチ回路とを有し、前記制御回路を前記第 3の論理回路からの制御信号により制御することもできる。

また本発明は、レベル変換コア回路のレベル変換出力に前記第2の電源が供給されるプルアップおよび/またはプルダウン回路と、前記第2の電源が供給されレベル変換入力信号と前記レベル変換出力信号を入力とする制御回路と、レベル変換コア回路の電源端子と第2の電源の間に配置され第1の電源の制御に応じて制御信号を生成する第3の論理回路により制御されるスイッチ回路とを有し、前記制御回路を前記第3の論理回路からの制御信号により制御する構成とすることもできる。

図面の簡単な説明

- 図1は、従来のレベル変換回路の例を示す回路図である。
- 図2は、従来のレベル変換回路の例を示す回路図である。
- 図3は、従来のレベル変換回路の例を示す回路図である。
- 図4は、本発明のレベル変換回路の第1の実施の形態における構成例を示す図である。
- 図5は、第1の実施形態などに使用されるレベル変換コア回路の例を示す回路 図である。
- 図6は、第1の実施形態などに使用されるレベル変換コア回路の他の例を示す回路図である。
- 図7は、第1の実施形態などに使用されるスイッチ回路の例を示す回路図である。



図8は、第1の実施形態などに使用されるプルアップ/プルダウン回路の例を示す回路図である。

図9は、本発明のレベル変換コア回路部分の動作例を示すタイミングチャート である。



請求の範囲

1. (補正後) 第1の電源が供給される第1の論理回路の信号レベルを、 第2の電源が供給される第2の論理回路の信号レベルに変換するレベル変換回路 において、

レベル変換コア回路のレベル変換出力に前記第2の電源が供給されるプルアップおよび/またはプルダウン回路と、レベル変換コア回路の GND 電源端子(接地電源端子)と、GND 電源(接地電源)との間に前記第1の電源の制御に応じて制御信号を生成する第3の論理回路により制御されるスイッチ回路とを有し、

前記第3の論理回路は、前記プルアップおよび/またはプルダウン回路と、前記スイッチ回路とを制御する制御信号を出力し、

前記レベル変換コア回路は、2以上の第1のp-MOS からなるp-MOS クロスカップルラッチと、2以上のp-MOS からなる差動 p-MOS と、第2の2以上のp-MOS と、からなり、

前記p-MOSクロスカップルラッチは、前記第2の電源にソース端子が、ゲート端子に第2のp-MOSの各ドレイン端子であるレベル変換出力が、それぞれ接続され、

前記差動 n-MOS は、前記 GND 電源に各ソース端子が、前記レベル変換出力に各ドレイン端子が、レベル変換入力に各ゲート端子が、各々接続され、

前記第2の p-MOS は、前記第1の p-MOS の各ソース端子が、前記レベル変換入力に各ゲート端子が、前記レベル変換出力に各ドレイン端子が、各々接続されたことを特徴とするレベル変換回路。

2. (補正後) 第1の電源が供給される第1の論理回路の信号レベルを、第 2の電源が供給される第2の論理回路の信号レベルに変換するレベル変換回路に おいて、

レベル変換コア回路の電源端子と第2の電源との間に第1の電源の制御に応じて制御信号を生成する第3の論理回路により制御されるスイッチ回路を配置し、前記レベル変換コア回路の出力に前記第3の論理回路により制御されるプルアップおよび/またはプルダウン回路を設け、

前記第3の論理回路は、前記プルアップおよび/またはプルダウン回路と、前記レベル変換コア回路とを制御する制御信号を出力することを特徴とするレベル 変換回路。

3. 前記レベル変換コア回路は、2以上のp-MOS からなるp-MOS クロスカップルラッチと、2以上のn-MOS からなる差動 n-MOS とからなり、前記p-MOS は、前記第2の電源端子にソース端子が、ゲート端子に各ドレイン端子であるレベル変換出力が接続され、前記 n-MOS は、クロスカップルラッチと前記 GND 電源端子とに各ソース端子が、前記レベル変換出力に前記各ドレイン端子が、レベル変換入力に各ゲート端子が、各々接続されたことを特徴とする請求項1または2に記載のレベル変換回路。

4. (削除)

5. (補正後) 第1の電源が供給される第1の論理回路の信号レベルを第2の電源が供給される第2の論理回路の信号レベルに変換するレベル変換回路において、

レベル変換コア回路のレベル変換出力に前記第2の電源が供給されるプルアップおよび/またはプルダウン回路と、レベル変換コア回路の電源端子と第2の電源の間に配置され第1の電源の制御に応じて制御信号を生成する第3の論理回路により制御されるスイッチ回路とを有し、前記制御回路を前記第3の論理回路からの制御信号により制御することを特徴とするレベル変換回路。

- 6. 第1の電源が供給される第1の論理回路の信号レベルを第2の電源が供給される第2の論理回路の信号レベルに変換するレベル変換回路において、レベル変換コア回路のレベル変換出力に前記第2の電源が供給されるプルアップおよび/またはプルダウン回路と、前記第2の電源が供給されレベル変換入力信号と前記レベル変換出力信号を入力とする制御回路と、レベル変換コア回路の電源端子と第2の電源の間に配置され第1の電源の制御に応じて制御信号を生成する第3の論理回路により制御されるスイッチ回路とを有し、前記制御回路を前記第3の論理回路からの制御信号により制御することを特徴とするレベル変換回路。
- 7. 前記第3の論理回路は、前記制御回路を前記第3の論理回路からの制御信号により制御し、前記制御回路は、前記プルアップおよび/またはプルダウ



ン回路と、前記レベル変換コア回路とを制御する制御信号を出力することを特徴とするレベル変換回路。

41

8. さらに前記制御回路は、


前記プルアップおよび/またはプルダウン回路を制御する制御信号を出力して 前記プルアップおよび/またはプルダウン回路を制御することを特徴とする請求 項7に記載のレベル変換回路。

9. (削除)

10 (補正後). 前記プルアップおよび/またはプルダウン回路は、前記第2の電源にソース端子が、制御信号にゲート端子が、前記レベル変換出力の一方にドレイン端子が接続された p-MOS と、GND 電源にソースが、制御信号の反転信号にゲート端子が、前記レベル変換出力他方にドレイン端子が、各々接続された n-MOS とを用いることを特徴とする請求項8に記載のレベル変換回路。

11 (補正後). 前記プルアップおよび/またはプルダウン回路は、前記第2の電源にソース端子が、前記制御回路からの制御信号に各ゲート端子が、前記各レベル変換出力に他の p-MOS の各ドレイン端子が接続される2以上のp-MOS と、前記 GND 電源にソース端子が、前記制御回路からの制御信号に各ゲート端子が、前記レベル変換出力に各ドレイン端子が接続される2以上のn-MOS からなり、前記第2の電源にソース端子が、前記第3の論理回路からの制御信号に各ゲート端子が、前記各レベル変換出力に他のp-MOS のドレイン端子が接続される2以上のp-MOS を付加していることを特徴とする請求項7記載のレベル変換回路。

12 (補正後). 前記プルアップおよび/またはプルダウン回路は、前記第2の電源にソース端子が、前記制御回路からの制御信号に各ゲート端子が、前記各レベル変換出力に他の p-MOS の各ドレイン端子が接続される2以上のp-MOS と、前記 GND 電源にソース端子が、前記制御回路からの制御信号に各ゲート端子が、前記レベル変換出力に各ドレイン端子が接続される2以上のn-MOS からなり、前記第2の電源にソース端子が、前記第3の論理回路からの制御信号にゲート端子が、前記レベル変換出力の一方にドレイン端子が接続されるp-MOS を付加していることを特徴とする請求項7記載のレベル変換回路。



13 (補正後). 前記プルアップおよび/またはプルダウン回路は、前記第2の電源にソース端子が、前記制御回路からの制御信号に各ゲート端子が、前記各レベル変換出力に各ドレイン端子が接続される2以上のp·MOSと、前記GND電源にソース端子が、前記制御回路からの制御信号に各ゲート端子が、前記レベル変換出力に各ドレイン端子が接続される2以上のn·MOSからなり、前記第2の電源にソース端子が、前記第3の論理回路からの制御信号にゲート端子が、前記レベル変換出力の一方にドレイン端子が接続されるp·MOSと、前記GND電源にソース端子が、前記第3の論理回路からの制御信号またはその反転信号にゲート端子が、前記レベル変換出力の他方にドレイン端子が接続されるn·MOSとが付加されていることを特徴とする請求項7記載のレベル変換回路。

14 (補正後). 前記プルアップおよび/またはプルダウン回路は、前記第2の電源にソース端子が、前記制御回路からの制御信号に各ゲート端子が、前記各レベル変換出力に他のp·MOSのドレイン端子が接続される2以上のp·MOSと、前記GND電源にソース端子が、前記制御回路からの制御信号に各ゲート端子が、前記レベル変換出力に各ドレイン端子が接続される2以上のn·MOSからなり、前記GND電源にソース端子が、前記第3の論理回路からの制御信号またはその反転信号にゲート端子が、前記レベル変換出力の一方にドレイン端子が接続されるn·MOSとが付加されていることを特徴とする請求項7記載のレベル変換回路。

- 15 (補正後). 前記制御回路は、前記第2の電源が供給され前記レベル変換入力信号の正転信号と前記レベル変換出力信号の反転信号と前記第3の論理回路の制御出力を入力とする NAND 回路と、前記第2の電源が供給され前記レベル変換入力信号の反転信号と前記レベル変換出力信号の正転信号と前記第3の論理回路の制御出力を入力とする NAND 回路からなり、前記 NAND 回路の出力信号を制御信号として出力していることを特徴とする請求項7記載のレベル変換回路。
- 16 (補正後). 前記 NAND 回路は、CMOS 回路構成であり、前記レベル変換入力信号が接続される p-MOS トランジスタは、少なくともチャネル幅/チャネル長の比が小さいかまたは閾値が高いトランジスタからなっていることを




42/1

特徴とする請求項15記載のレベル変換回路。

17 (補正後). 前記 NAND 回路は、CMOS 回路構成であり、前記第3の論理回路の制御信号出力が接続されるn-MOS のソース端子がGND 電源に接続されることを特徴とする請求項15記載のレベル変換回路。

18 (削除)



- 19. さらに前記プルアップおよび/またはプルダウン回路は、前記第2の電源にソース端子が、前記制御回路からの制御信号に各ゲート端子が、前記各レベル変換出力に他のp-MOSのドレイン端子が接続される2以上のp-MOSからなり、前記第2の電源にソース端子が、前記第3の論理回路からの制御信号に各ゲート端子が、前記各レベル変換出力に他のp-MOSのドレイン端子が接続される2以上のp-MOSを付加されることを特徴とする請求項15記載のレベル変換回路。
- 20. さらに前記プルアップおよび/またはプルダウン回路は、前記第2の電源にソース端子が、前記制御回路からの制御信号にそれぞれのゲート端子が、前記レベル変換出力それぞれにそれぞれのドレイン端子が接続される2以上のp-MOS からなり、前記第2の電源にソース端子が、前記第3の論理回路からの制御信号にゲート端子が、前記レベル変換出力の一方にドレイン端子が接続されるp-MOS が付加されることを特徴とする請求項15記載のレベル変換回路。
- 21. 前記プルアップおよび/またはプルダウン回路は、前記第2の電源にソース端子が、前記制御回路からの制御信号にそれぞれのゲート端子が、前記レベル変換出力それぞれにそれぞれのドレイン端子が接続される2以上のp-MOS からなり、前記第2の電源にソース端子が、前記第3の論理回路からの制御信号にゲート端子が、前記レベル変換出力の一方にドレイン端子が接続されるp-MOS と、


前記 GND 電源にソース端子が、前記第3の論理回路からの制御信号またはその反転にゲート端子が、前記レベル変換出力のもう一方にドレイン端子が接続されるn-MOS とが付加されることを特徴とする請求項15記載のレベル変換回路。

22. 前記プルアップおよび/またはプルダウン回路は、前記第2の電源にソース端子が、前記制御回路からの制御信号にそれぞれのゲート端子が、前記レベル変換出力それぞれにそれぞれのドレイン端子が接続される2以上の



号の反転信号と前記レベル変換出力信号の正転信号と前記第3の論理回路の制御出力を入力とする OR-NAND 回路と、前記第2の電源が供給され前記レベル変換入力信号の正転信号と前記レベル変換出力信号の反転信号と前記第3の論理回路の制御出力を入力とする OR-NAND 回路と、前記第2の電源が供給され前記各 OR-NAND 回路出力を入力とするインバータ2以上からなり、前記インバータの各出力信号を制御信号として出力していることを特徴とする請求項36記載のレベル変換回路。

- 46. 前記制御回路は、前記第2の電源が供給され前記レベル変換入力信号の正転信号と前記レベル変換出力信号の反転信号と前記第3の論理回路の制御出力またはその反転信号を入力とする AND-NOR 回路と、前記第2の電源が供給され前記レベル変換入力信号の反転信号と前記レベル変換出力信号の正転信号と前記第3の論理回路の制御出力またはその反転信号を入力とする AND-NOR 回路と、前記第2の電源が供給され前記各 AND-NOR 回路出力を入力とする2以上のインバータからなり、前記インバータの各出力信号を制御信号として出力していることを特徴とする請求項38記載のレベル変換回路。
- 47. 前記制御回路は、前記第2の電源が供給され前記レベル変換入力信号の反転信号と前記レベル変換出力信号の正転信号と前記第3の論理回路の制御出力を入力とする OR-NAND 回路と、前記第2の電源が供給され前記レベル変換入力信号の正転信号と前記レベル変換出力信号の反転信号と前記第3の論理回路の制御出力を入力とする OR-NAND 回路と、前記 OR-NAND 回路の各出力信号を制御信号として出力していることを特徴とする請求項38記載のレベル変換回路。
- 48. (補正後) 前記レベル変換コア回路は、前記第2の電源に各ソース端子が、前記各レベル変換出力に他のp-MOS のゲート端子が接続された2以上の前記p-MOS からなるp-MOS クロスカップルラッチと、前記p-MOS のドレイン端子に各ソース端子が、前記制御回路からの制御信号に各ゲート端子が、前記レベル変換出力に各ドレイン端子が接続された2以上のp-MOS スイッチと、GND 電源に各ソース端子が、前記各レベル変換出力にドレイン端子が、レベル変換入力に各々のゲート端子が接続された2以上のp-MOS からなる差動



- 49. (補正後) 前記制御回路は、前記第2の電源が供給され前記レベル変換入力信号の正転信号と前記レベル変換出力信号の反転信号と前記第3の論理回路の制御出力を入力とする第1の NAND 回路と、前記第2の電源が供給され前記レベル変換入力信号の反転信号と前記レベル変換出力信号の正転信号と前記第3の論理回路の制御出力を入力とする第2の NAND 回路と、前記第2の電源が供給され前記各 NAND 回路出力を入力とする2以上のインバータからなり、前記第1及び第2の NAND 回路と前記2以上のインバータの各出力信号をプルアップおよび/またはプルダウン制御信号として出力し、前記インバータの各出力信号を前記レベル変換コア回路の制御信号として出力していることを特徴とする請求項11~14、19~22または24~27のいずれか1項記載のレベル変換回路。
- 50. (補正後) 前記制御回路は、前記第2の電源が供給され前記レベル変換入力信号の反転信号と前記レベル変換出力信号の正転信号と前記第3の論理回路の制御出力またはその反転信号を入力とする NOR 回路と、前記第2の電源が供給され前記レベル変換入力信号の正転信号と前記レベル変換出力信号の反転信号と前記第3の論理回路の制御出力またはその反転信号を入力とする NOR 回路と、前記第2の電源が供給され前記各 NOR 回路出力を入力とするインバータ2以上からなり、前記 NOR 回路と前記インバータの各出力信号をプルアップおよび/またはプルダウン制御信号として出力し、前記 NOR 回路の各出力信号を前記レベル変換コア回路制御信号として出力していることを特徴とする請求項11~14、19~22または24~27のいずれか1項に記載のレベル変換回路。

51. (削除)

52. 前記制御回路は、前記第2の電源が供給され前記レベル変換入力信号の正転信号と前記レベル変換出力信号の反転信号と前記第3の論理回路の制御出力またはその反転信号を入力とする AND-NOR 回路と、前記第2の電源が供

供給され前記第1及び第2の各 OR-NAND 回路出力を入力とする2以上のインバータからなり、前記2以上のインバータの各出力信号をプルアップおよび/またはプルダウン制御信号として出力し、前記 OR-NAND 回路の各出力信号を前記レベル変換コア回路制御信号として出力しており、

前記プルアップおよび/またはプルダウン回路は、前記第2の電源にソース端子が、前記制御回路からの制御信号に各ゲート端子が、前記各レベル変換出力に他のp-MOSのドレイン端子が接続される2以上のp-MOSからなることを特徴とする請求項8記載のレベル変換回路。

56. (補正後) 前記制御回路は、前記第2の電源が供給され前記レベル変換入力信号の正転信号と前記レベル変換出力信号の反転信号と前記第3の論理回路の制御出力またはその反転信号を入力とする AND-NOR 回路と、前記第2の電源が供給され前記レベル変換入力信号の反転信号と前記レベル変換出力信号の正転信号と前記第3の論理回路の制御出力またはその反転信号を入力とするAND-NOR 回路と、前記第2の電源が供給され前記各 AND-NOR 回路出力を入力とするインバータ2以上からなり、前記インバータの各出力信号をプルアップおよび/またはプルダウン制御信号として出力し、前記インバータの各出力信号を前記レベル変換コア回路の制御信号として出力しており、

前記プルアップおよび/またはプルダウン回路は、前記 GND 電源にソース端子が、前記制御回路からの制御信号に各ゲート端子が、前記レベル変換出力に各ドレイン端子が接続される2以上のn-MOS からなることを特徴とする請求項5~8のいずれか1項に記載のレベル変換回路。

57. (補正後) 前記制御回路は、前記第2の電源が供給され前記レベル変換入力信号の反転信号と前記レベル変換出力信号の正転信号と前記第3の論理回路の制御出力を入力とする第1の OR-NAND 回路と、前記第2の電源が供給され前記レベル変換入力信号の正転信号と前記レベル変換出力信号の反転信号と前記第3の論理回路の制御出力を入力とする第2の OR-NAND 回路からなり、前記第1及び第2の OR-NAND 回路の各出力信号をプルアップおよび/またはプルダウン制御信号として出力し、前記 OR-NAND 回路の各出力信号を前記レベル変換コア回路制御信号として出力しており、


前記プルアップおよび/またはプルダウン回路は、前記 GND 電源にソース端子が、前記制御回路からの制御信号に各ゲート端子が、前記レベル変換出力に各ドレイン端子が接続される2以上のn-MOS からなることを特徴とする請求項5~8のいずれか1項に記載のレベル変換回路。

- 58. (補正後) 前記制御回路は、前記第2の電源が供給され前記レベル変換入力信号の正転信号と前記レベル変換出力信号の反転信号と前記第3の論理回路の制御出力またはその反転信号を入力とする AND・NOR 回路と、前記第2の電源が供給され前記レベル変換入力信号の反転信号と前記レベル変換出力信号の正転信号と前記第3の論理回路の制御出力またはその反転信号を入力とするAND・NOR 回路と、前記第2の電源が供給され前記各 AND・NOR 回路出力を入力とするインバータ2以上からなり、前記インバータの各出力信号を前記レベル変換コア回路の制御信号として出力していることを特徴とする請求項5~8のいずれか1項に記載のレベル変換回路。
- 59. (補正後) 前記制御回路は、前記第2の電源が供給され前記レベル変換入力信号の反転信号と前記レベル変換出力信号の正転信号と前記第3の論理回路の制御出力を入力とする OR-NAND 回路と、前記第2の電源が供給され前記レベル変換入力信号の正転信号と前記レベル変換出力信号の反転信号と前記第3の論理回路の制御出力を入力とする OR-NAND 回路からなり、前記 OR-NAND 回路の各出力信号を前記レベル変換コア回路制御信号として出力していることを特徴とする請求項4~7または9~11のいずれか1項に記載のレベル変換回路。
- 60. (補正後) 前記レベル変換コア回路は、2以上の第1の p-MOS からなる p-MOS クロスカップルラッチと、2以上のp-MOS からなる差動 p-MOS と、第2の2以上のp-MOS と、からなり、

前記p-MOSクロスカップルラッチは、前記第2の電源にソース端子が、ゲート端子に第2のp-MOSの各ドレイン端子であるレベル変換出力が、それぞれ接続され、

前記差動 n-MOS は、前記 GND 電源に各ソース端子が、前記レベル変換出力に各ドレイン端子が、レベル変換入力に各ゲート端子が、各々接続され、

前記第2の p-MOS は、前記第1の p-MOS の各ソース端子が、前記レベル変



換入力に各ゲート端子が、前記レベル変換出力に各ドレイン端子が、各々接続されたことを特徴とする請求項2、3、8、58または59のいずれか1項に記載のレベル変換回路。

61. 第1の電源が供給される第1の論理回路の信号レベルを第2の電源 が供給される第2の論理回路の信号レベルに変換するレベル変換回路において、

レベル変換コア回路のレベル変換出力にプルダウン回路と、前記第2の電源が 供給されレベル変換入力信号と前記レベル変換出力信号を入力としプルダウン回 路とレベル変換コア回路への制御信号を出力する制御回路とを有し、前記制御回 路も前記第3の論理回路からの制御信号を接続したことを特徴とするレベル変換 回路。

62. 前記制御回路は、前記制御回路は、前記第2の電源が供給され前記レベル変換入力信号の反転信号と前記レベル変換出力信号の正転信号と前記第3の論理回路の制御出力を入力とする第1の OR-NAND 回路と、前記第2の電源が供給され前記レベル変換入力信号の正転信号と前記レベル変換出力信号の反転信号と前記第3の論理回路の制御出力を入力とする第2の OR-NAND 回路からなり、前記第1及び第2の OR-NAND 回路の各出力信号をプルアップおよび/またはプルダウン制御信号として出力し、前記 OR-NAND 回路の各出力信号を前記レベル変換コア回路制御信号として出力しており、

前記プルダウン回路は、前記プルアップおよび/またはプルダウン回路は、前記 GND 電源にソース端子が、前記制御回路からの制御信号に各ゲート端子が、前記レベル変換出力に各ドレイン端子が接続される2以上のn-MOS からなることを特徴とする請求項61記載のレベル変換回路。

63. 前記制御回路は、前記制御回路は、前記第2の電源が供給され前記レベル変換入力信号の反転信号と前記レベル変換出力信号の正転信号と前記第3の論理回路の制御出力を入力とする第1の OR・NAND 回路と、前記第2の電源が供給され前記レベル変換入力信号の正転信号と前記レベル変換出力信号の反転信号と前記第3の論理回路の制御出力を入力とする第2の OR・NAND 回路からなり、前記第1及び第2の OR・NAND 回路の各出力信号をプルアップおよび/またはプルダウン制御信号として出力し、前記 OR・NAND 回路の各出力信号を



55

前記レベル変換コア回路制御信号として出力しており、

前記プルダウン回路は、前記プルアップおよび/またはプルダウン回路は、前 記 GND 電源にソース端子が、前記制御回路からの制御信号に各ゲート端子が、 前記レベル変換出力に各ドレイン端子が接続される2以上の n-MOS からなるこ とを特徴とする請求項61記載のレベル変換回路。

64. (削除)

- 前記制御回路は、前記第2の電源が供給され前記レベル変換入力信 65. 号の反転信号と前記レベル変換出力信号の正転信号と前記第3の論理回路の制御 出力またはその反転信号を入力とする2以上の NOR 回路と、前記第2の電源が 供給され前記レベル変換入力信号の正転信号と前記レベル変換出力信号の反転信 号と前記第3の論理回路の制御出力またはその反転信号を入力とする NOR 回路 とからなり、前記 NOR 回路の各出力信号を前記レベル変換コア回路制御信号と して出力していることを特徴とする請求項3、5、6または61のいずれか1項 に記載のレベル変換回路。
- 前記制御回路は、前記第2の電源が供給され前記レベル変換入力信 号の正転信号と前記レベル変換出力信号の反転信号と前記第3の論理回路の制御 出力を入力とする2以上の NAND 回路と、前記第2の電源が供給され前記レベ ル変換入力信号の反転信号と前記レベル変換出力信号の正転信号と前記第3の論 理回路の制御出力を入力とする NAND 回路と、前記第2の電源が供給され前記 各 NAND 回路出力を入力とするインバータ2以上からなり、前記インバータの 各出力信号を前記レベル変換コア回路の制御信号として出力していることを特徴 とする請求項3、11、12または61のいずれか1項に記載のレベル変換回路。







PCT

INTERNATIONAL PRELIMINARY EXAMINATION REPORT


(PCT Article 36 and Rule 70)

Applicant's or agent's file reference DP-964PCT	FOR FURTHER ACTION	ACTION See Notification of Transmittal of International Preliminary Examination Report (Form PCT/IPEA/416)		
International application No. PCT/JP2003/013931	International filing date (day/n 30 October 2003 (30.1	- 1	Priority date (day/month/year) 31 October 2002 (31.10.2002)	
International Patent Classification (IPC) or n H03K 19/0185	`			
Applicant	NEC CORPORAT	ION		
1. This international preliminary examination report has been prepared by this International Preliminary Examining Authority and is transmitted to the applicant according to Article 36. 2. This REPORT consists of a total of3				
Date of submission of the demand Date of completion of this report				
30 October 2003 (30.10.2003)		19 Feb	bruary 2004 (19.02.2004)	
Name and mailing address of the IPEA/JP	Author	Authorized officer		
Facsimile No.		Telephone No.		





I.	Basis	s of the re	eport				
1.	. With	regard t	to the elements of the international a	pplication:*			
			ternational application as originally fi				
	\boxtimes		scription:				
	·	pages		1, 5-38	R	, as originally filed	
		pages			,	, as originally filed	
		pages	2-4		, filed with the letter of	09 February 2004 (09.02.2004)	
	X	the clai	ima			071 001 mm , 200 . (07.00	
		pages	· ·	CP 10 47 52_55	11 10 10 11		
		pages		5-8, 19-47, 52-55,		, as originally filed	
		pages			, as amended (togethe	er with any statement under Article 19	
		pages	1. 2. 5. 10-17, 48-50,	56-60	Ct. d solds the latter of	, filed with the demand 09 February 2004 (09.02.2004)	
				70-00	, filed with the letter of _	09 rebruary 2004 (09.02.2004)	
	\triangle	the draw	wings:				
		pages					
		pages				, filed with the demand	
		pages			_, filed with the letter of _		
	†	the seque	ence listing part of the description:		•		
		pages				, as originally filed	
		pages				, as originally fried	
l		pages			, filed with the letter of	, med with the demand	
	These	the international application was filed, unless otherwise indicated under this item. These elements were available or furnished to this Authority in the following language which is: the language of a translation furnished for the purposes of international search (under Rule 23.1(b)). the language of publication of the international application (under Rule 48.3(b)). the language of the translation furnished for the purposes of international preliminary examination (under Rule 55.2 and/or 55.3).					
3.	With prelir	iiiiiaa y ca	examination was carried out on the ba	asis of the sequen	e disclosed in the internatuce listing:	tional application, the international	
	H		ned in the international application in				
	H		gether with the international application		readable form.		
	H		ned subsequently to this Authority in				
	님		ned subsequently to this Authority in				
		internat	monai application as filed has been fi	urnished.		go beyond the disclosure in the	
		been fu	atement that the information record urnished.	led in computer	readable form is identical	to the written sequence listing has	
4.	\boxtimes	The am	nendments have resulted in the cance	llation of:			
			the description, pages				
			the claims, Nos. 4, 9, 18, 51,				
			the drawings, sheets/fig				
5.		This repe	-	of) the amendm	ients had not been made, sir tal Box (Rule 70.2(c)).**	nce they have been considered to go	
•	* Replacement sheets which have been furnished to the receiving Office in response to an invitation under Article 14 are referred to in this report as "originally filed" and are not annexed to this report since they do not contain amendments (Rule 70.16 and 70.17).						
•	** Any replacement sheet containing such amendments must be referred to under item 1 and annexed to this report.						



citations and explanations supporting such statement			
1. Statement			
Novelty (N)	Claims	1-66	YES
	Claims		NO
Inventive step (IS)	Claims	1-66	YES
	Claims		NO
Industrial applicability (IA)	Claims	1-66	YES
	Claims		NO

2. Citations and explanations

Document 1: JP, 10-84274, A (Matsushita Electric Industrial Co., Ltd.), 31 March, 1998 (31.03.98) (Family: none)

Document 2: JP, 2001-68991, A (NEC IC Microcomputer System Ltd.), 16 March, 2001 (16.03.01) (Family: none)

Document 3: JP, 11-239051, A (NEC Corp.), 31 August, 1999 (31.08.99), & US, 6094083, A

Document 4: JP, 2000-349618, A (Matsushita Electronics Industry Corp.), 15 December, 2000 (15.12.00) (Family: none)

Document 5: JP, 11-205140, A (Mitsubishi Electric Corp.), 30 July, 1999 (30.07.99), & US, 6091351, A

Document 6: JP, 11-195975, A (Hitachi, Ltd.), 21 July, 1999 (21.07.99), & US, 6249145, B1

Document 7: JP, 11-261401, A (Sharp Corp.), 24 September, 1999 (24.09.99), & US 6002290, A

Document 8: JP, 9-74348, A (Seiko Epson Corp.), 18 March, 1997 (18.03.97) (Family: none)

Document 9: JP, 2000-124792, A (New Japan Radio Co., Ltd.), 28 April, 2000 (28.04.00) (Family: none)

Document 10: JP, 7-264047, A (Fujitsu Ltd.), 13 October, 1995 (13.10.95) (Family: none)

The subject matters of claims 1-66 are neither described in any of the above-mentioned documents nor obvious to a person skilled in the art.